Universitätsbibliothek Erlangen Zur Homepage der Universitätsbibliothek Erlangen
Zur Homepage der Universität Erlangen

Eingang zum Volltext in OPUS


Hinweis zum Urheberrecht

Dissertation zugänglich unter
URN: urn:nbn:de:bvb:29-opus-38950
URL: http://www.opus.ub.uni-erlangen.de/opus/volltexte/2012/3895/


Leakage Current and Defect Characterization of Short Channel MOSFETs

Charakterisierung von Leckströmen und Defekten in Kurzkanal-MOSFETs

Roll, Guntrade

Originalveröffentlichung: (2012) Research at namlab Band 2 (Logos Verlag Berlin)
pdf-Format:
Dokument 1.pdf (15.120 KB)


SWD-Schlagwörter: MOS-FET , Leckstrom , Gitterbaufehler , Elektrische Messung , Simulation , Prozessierung
Freie Schlagwörter (Deutsch): Charge Pumping, TCAD, Source-Drain-Engineering, High-k Metal Gate
Freie Schlagwörter (Englisch): Cgarge Pumping, TCAD, Source-Drain-Engineering, High-k Metal Gate
PACS - Klassifikation: 72.20.Jv
Fakultät: Technische Fakultät
DDC-Sachgruppe: Naturwissenschaften
Dokumentart: Dissertation
Hauptberichter: Frey, Lothar (Prof. Dr.)
ISBN: 978-3-8325-3261-1
Sprache: Englisch
Tag der mündlichen Prüfung: 10.09.2012
Erstellungsjahr: 2012
Publikationsdatum: 23.11.2012
Kurzfassung in Englisch: The continuous improvement in semiconductor technology requires field effect transistor scaling while maintaining acceptable leakage currents. This study analyzes the effect of scaling on the leakage current and defect distribution in peripheral DRAM transistors.The influence of important process changes, such as the high-k gate patterning and ecapsulation as well as carbon co-implants in the source/drain junction are investigated by advanced electrical measurements and TCAD simulation. A complete model for trap assisted leakage currents in the silicon bulk of the transistors is presented.
Kurzfassung in Deutsch: Für einen kontinuierlichen Fortschritt in der Halbleitertechnologie werden skalierte Feldeffekttransistoren mit niedrigen Leckströmen benötigt. Die stetige Skalierung verändert auch die Leckströme und Defektverteilung in peripheren DRAM Transistoren. In dieser Arbeit wird der Einfluss wichtiger Prozessänderungen auf diese Parameter mittels fortgeschrittenen elektrischen Messungen und TCAD Simulationen untersucht. Wichtige Prozessänderungen erfolgen bei der Strukturierung und Einkapselung des High-k - Metall Gates, und bei einer zusätzlichen Kohlenstoffimplantation in der Source bzw. Drain. Ein vollständiges Model für die Defekt assistierten Leckströme im Silizium Bulk wird vorgestellt.


Home | Suchen | Veröffentlichen
 Sie benötigen weitere Informationen? Fragen Sie uns!


Letzte Änderung: 01.11.10